"); //-->
摘要:
2可用5V容限输入的3V逻辑器件
3V的逻辑器件可以有5V输入容限的器件有LVC、LVT、ALVT、LCX、LVX、LPT和FCT3等系列。此外,还有不带总线保持输入的飞利浦ALVC也是5V容限。
2.1ESD保护电路
3V器件可以有5V的输入容限。一般数字电路的输入端都有一个静电放电(ESD)保护电路。如图1(a)所示,传统的CMOS电路通过接地的二极管D1、D2对负向高电压限幅实现保护,正向高是则由二极管D3箝位。这种电路为了防止电流流向Vcc电源,最大输入电压被限制在Vcc+0.5V。对Vcc为3V的器件来说,当输入端直接与大多数5V器件输出端接口时允许的输入电压太低大多数3V系统加到输入端的电压可达3.6V以上。有些3V系统可以使用两个MOS场效应管或晶体管T1、T2代替二极管D1、D2,如图1(b)所示。T1、T2的作用相当于快速剂纳二极管对高电压限幅。由于去掉了接到Vcc的二极管D3,因此最大输入电压不受Vcc的限制。典型情况下,这种电路的击穿电压在7~10V之间,因此可以适合任何5V系统的输入电压。
由上述分析可知,改进后具有ESD保护电路的3V系统的输入端可以与5V系统的输出端接口。
2.2总线保护电路
总线保护电路就是有一个MOS场效应管用作上拉或下拉器件,在输入端浮空(高阻)的情况下保护输入端处于最后有效的逻辑电平。图2(a)中的电路为一LVC器件总线保护电路,采取改进措施而使其输入端具有5V的容限。其基本原理如下:P沟道MOS场效应管具有一个内在的寄生二极管,它连接在漏极和衬底之间,通常源极与衬底是连在一起的,这就限制了输入电压不能高于Vcc+0.5V。现在的措施是用常闭接点S1将源极与衬底相连,当输入端电压比Vcc高0.5V时,比较器使S2闭合,S1断开,输入端电流不会通过二极管流向Vcc而使输入具有5V的容限。图2(b)是LVT和LAVT器件总线保持电路的例子。这种电路用了一个串联的肖特基二极管D,消除了从输入到Vcc的电流通路,从而可以承受5V输入电压。对于3V的总体保持LVC、LVT和ALVT系列器件可以承受5V的输入电压。但对于3V的ALVC、VCX等系列器件则不能,它们的输入电压被限制在Vcc+0.5V。
图3是用于3VCMOS器件输出电路的简化形式。当输出端电压高于Vcc+0.5V(二极管压降)时,P沟道MOS场效应管的内部二极管会形成一条从输出端到Vcc的电流通路。这种电路在与5V器件相接时需要加保护电路。
图4是一种带保护电路的CMOS器件输出电路。当输出端电压高于Vcc时,比较器使S1开路,S2闭合,电流通路消失。这样在三态方式时就能与5V器件相接。
2.3biCMOS输出电路
LVT和ALVT器件的biCMOS输出电路如图5所示。它用双极NPN晶体管和CMOS场效应管来获得输出电压摆幅达到电源电压的要求。电流不会通过NPN双极晶体管回流到Vcc,但在P沟道MOS场效应管中的内在二极管仍然会形成一条从输出端到Vcc的电流通路(为了简化,图5中没有画出该二极管)。因此这种电路不能接高于Vcc的电压。
对图5电路所加的保护电路如图6所示。增加了反向偏置的肖特基二极管,用以防止电流从输出端流到Vcc。图6中的输出端与5V驱动器共用一条总线。在三态方式时,电路可以得到保护。当出现总线争夺即两个驱动器都以高电平驱动总线时,比较器将P沟道MOS场效应管断开。当3V器件处于等待方式而3V电源为0时,比较器和肖特基二极管可以起保护作用。
3接口电路的有关参数
了解了3V器件为什么具有5V容限后,在MSP430与LSTTL、HCMOS、CMOS电路实现相互联接之间,要先了解各种电路和器件的参数,如表1所示。
参数
电路电源电压范围输入电平输出电平V(V)VIH(V)VIL(V)VOH(V)VOL(V)LSTTL4.5~5.520.82.70.4CMOS3~18(取Vcc=5)3.51.54.50.5HCMOS2~63.515.20.4MSP4301.83.60.8Vcc0.2VccVcc-0.60.6ALVT系列3.3或2.51.70.82.00.2~0.55LVC系列1.65~5.50.7Vcc0.3Vcc2.7~5.50.1~0.55
表1各种电路和器件参数
参数
电路电源电压范围输入电平输出电平
V(V)VIH(V)VIL(V)VOH(V)VOL(V)
LSTTL4.5~5.520.82.70.4
CMOS3~18(取Vcc=5)3.51.54.50.5
HCMOS2~63.515.20.4
MSP4301.83.60.8Vcc0.2VccVcc-0.60.6
ALVT系列3.3或2.51.70.82.00.2~0.55
LVC系列1.65~5.50.7Vcc0.3Vcc2.7~5.50.1~0.55
4接口实现
不同电源电压的逻辑器件相互接口时存在的主要问题是逻辑信号电平的配合问题,就是前级电路输出的电平要满足后级电路对输入电平的要求。此外还有负载电流的配合问题,即前级电路的输出电流应大于后级电路对输入电流的要求,同时不应造成器件损坏。还有就是在高速或有严重干扰的场合,必须考虑接口对系统和抗干扰性能带来的不良影响。这里主要讨论逻辑信号电平的配合问题。因为对于负载电流配合问题只是一个带负载能力。而抗干扰问题则用本文中提到的方法都可以忽略。
4.1LSTTL-MSP430
如表1所示,LSTTL电路的高电平输出电压VOH约为2.7V,MSP430的高电平输入约为0.8VCC,LSTTL电路的低电平输出电压VOL约为0.4V,MSP430的低电平输入电压VIL的0.2VCC。如果0.8Vcc小于2.7V且0.2Vcc大于0.4V时,不存在逻辑信号电平的配合问题,可以直接连接。如果0.8Vcc大于2.7V或0.2Vcc小于0.4V时,就出现了逻辑信号电平的配合问题。为了增大LSTTL电路的输出高电平,利用TI公司的LVC系列。从表1中可以看到LVC系列产品的高电平输出电压和低电平输出电压都符合要求。
4.2CMOS-MSP430
在接口时使CMOS和MSP430使用同一电源,例如3V电源可以直接驱动。如果实际情况不允许,则根据1表,通过ALVT系列的器件就可以实现CMOS驱动MSP430。
4.3HCMOS-MSP430
同上述CMOS分析一样,同样选用ALVT来驱动MSP430。
4.4MSP430驱动LSTTL、CMOS和HCMOS
MSP430的输出引脚(P0.x、P1.x、P2.x、P3.x、P4.x、Oy)都有规定的外接电阻。外接电阻的大小取决于电源电压Vcc的大小。如果输出电流比规定的要大,就需要输出驱动器。图7所示为限制MSP430输出电流的电阻最小值。设计以Vcc=3V,通过这些器件可以驱动需要大电流的LSTTL、HCMOS和CMOS电路接口。
5两种电平移位器件
5.1双电源电平移位器74LVC4245
74LC4245是一种双电源的电平移位器,如图8所示。5V端用5V电源作为Vcc(A),而3V端则用3V作为Vcc(B)。它的功能类似于常用的收发器74LVC245,所不同的是用两个电源而不是一个电源。74LVS4245的电平移位在其内部进行。双电源能保证两边端口的输出摆幅都能达到满电源幅值,并且有很好的噪声抑制性能。因此该器件用来驱动5VCMOS器件是很理想的。缺点是增加了功耗。
5.274LVC07
较为简单的一种电平移位器件是74LVC07。它使用一个漏极开路缓冲器去驱动5VCMOS器件,如图9所示。它的输出端出一个上拉电阻R接到5V电源。
低功耗MSP430与LSTTL、HCMOS和CMOS器件共存于一个系统中,这种情况将在相当长的时间。在设计这种系统时要分析其中逻辑器件的接口问题,保证所设计的电路在不同电压器件间数据传输的可靠性。
*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。